为组成1K×16位的存储器,可采用2片()

假定处理器时钟周期为2ns,某程序由1000条指令组成,每条指令执行一次,其中的40条指令在取指令时,没有在cache中找到,其余指令都能在cache中取到。在执行指令过程中,该程序需要8000次主存数据访问,其中60次没有在cache中找到

试问：(1)执行该程序得到的cache命中率是多少?

(2)若cache中存取一个信息的时间为1个时钟周期,缺失损失为10个时钟周期,则CPU在cache—主存层次的平均访问时间为多少?

设有单总线结构计算机的CPU数据通路及其与存储器的连接结构如下图所示,其中,R0～R3为通用寄存器,IR为指令寄存器,PC为程序计数器,Y和Z为临时寄存器MAR为存储器地址寄存器,MDR为存储器数据缓冲寄存器。试写出指令ADD R1,R2,R0执行流程。指令功能为将寄存器R2与寄存器R0的内容相加,结果送入R1中

总线的速度通常指每秒钟传输多少次,例如QPI总线的速度单位为GT/s表示每秒钟传输多少个10亿(1G=10⁵)次。若QPI总线的时钟频率为2.4GHz,则其速度为多少?总带宽是多少GB/s?QPI总线的速度也称为QPI频率,QPI频率为6.4GT/s时的总带宽是多少?

返回指令的功能是什么?

什么是CPU时间?它包括哪几部分?

与CISC相比,RISC指令系统的主要特点是什么?

RAID技术的基本思想是什么?

硬连线控制器的基本实现思路是什么?

Intel将内部异常分为哪几类?

编译程序