解释一条机器指令的微操作可归并成取指令、__________和__________三个部分。

具有N=2n个输入端mega网络，采用单元控制。

(1)N个输出端总共有多少种不同的排序?以N=3为例说明。

(2)限定只能用omega网络一次，可以实现多少种输入端与输出端不发生冲突的不同置换连接?

(3)N=8时，计算omega网络只使用一次能实现的置换连接数占全部可能的置换连接数的百分比。

一个由高速缓冲存储器与主存储器组成的二级存储系统，已知主存容量为1M字，高速缓存容量为32K字。采用组相联地址映象与变换，缓存共分8组，主存与缓存的块的大小均为64字。

(1)画出主存与缓存的地址格式，说明各字段名称与位数。

(2)假设缓存的存取周期为20ns，命中率为0.95，采用缓存后的加速比要达到10，计算主存的存取周期。

在多处理机上，给定表达式为：E=a(b+c(d+e(f+gh)))，利用减少树高来尽可能加快运算速度，求

(1)画出在3台处理机上并行运算的树形流程图。

(2)当处理机数P=3时，确定运算级数T_P、单处理机级数T₁、加速比S_P和效率E_P的值。

设有一条3段流水线，各段执行时间依次为Δt、3Δt和Δt。

(1)分别计算连续输入3条指令和连续输入30条指令时的实际吞吐率和效率。

(2)将瓶颈段细分为3个独立段，各子段执行时间均为At，分别计算改进后的流水线连续输入3条指令和连续输入30条指令时的实际吞吐率和效率。

(3)比较(1)和(2)的结果，给出结论。

设指令由取指、分析、执行和存结果四个子部件组成，每个子部件经过时间为t，连续执行12条指令。画出在度m为3的超流水线处理机上工作的时空图。

画出ILLIAC IV处理单元的互连结构，用表示第i个处理单元(i=0，l，…，63)。

简述设计RISC结构采用的基本技术。

设某系统的中断源的中断请求优先级分为4级，从高到低为l、2、3、4。设中断级屏蔽位为“1”，对应屏蔽;中断级屏蔽位为“0”，对应开放。要求中断处理次序与中断响应次序相同，请给出各级中断处理程序中断级屏蔽位的设置。(要求：先进行文字说明，再画出中断级屏蔽位表)

简述实现软件移植的统一高级语言途径存在的问题。

根据对数据令牌处理方式的不同，可以把数据流计算机的结构分成______和_____两类。