在多级中断方式下，CPU在处理中断时( )

用2K×8位/片的存储芯片构成8KB的存储器，地址线为A₁₅(高)～A₀(低)。

(1)需要几片“2K×8位/片”的存储芯片?

(2)存储器共需要几位地址?是哪几位?

(3)加至各芯片的地址线是哪几位?

(4)用于产生片选信号的地址线是哪几位(译码法)?

设有单总线结构计算机的CPU数据通路及其与存储器的连接结构如题26图所示，其中，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器，Y和Z为临时寄存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器。

试写出指令ADD R3,R0,Rl的执行流程。指令功能为将寄存器R0与寄存器R1的内容相加，结果送入寄存器R3中。

用Booth算法计算5×(-3)的4位补码乘法运算，要求写出其运算过程。

什么是串行传输?它有什么特点?

CPU处理单一中断时，响应中断的步骤有哪些?

设一个磁盘的平均寻道时间为5ms，数据传输速率为4MB/s，控制器延迟为1.5ms，磁盘转速为7200转/分钟。该磁盘读一个512字节的扇区的平均时间是多少?

简述采用寄存器间接寻址方式的操作数的读取过程。在汇编语言中如何表示?

在微程序执行时，后继微指令的微地址的产生方法有哪些方式?

什么是动态存储器的刷新?如何进行刷新?

总线主设备