CPU响应中断的时机是(　　　)

用8K×4位/片的存储芯片构成32KB存储器，地址线为A₁₅(高)~A₀(低)。

(1)需要8K×4位/片的存储芯片几片?

(2)加至各芯片的地址线是哪几位?

(3)用于产生片选信号的地址线是哪几位?

(4)画出存储器逻辑连接图。

设有计算机的CPU数据通路及其与存储器的连接结构如下图所示，其中，R0~R3为通用寄存器，IR为指令寄存器，PC为程序计数器，Y和Z为暂存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器。试写出指令SUB(R1)，R0的执行流程，其中，R0表示寄存器寻址，(R1)表示寄存器间接寻址，指令功能为减法。

用Booth算法计算6×(-3)，要求写出每一步运算过程及运算结果。

什么是总线协议?总线数据通信方式按照传输定时的方法可分为哪两类?

磁盘存储设备的主要技术指标有哪些?

CPU由哪两部分组成?CPU具有哪四个基本功能?

什么是指令格式?通常情况下一条指令格式由哪两部分组成?

何谓Cache的地址映像?一般有哪几种方法?

并行总线接口

分辨率