若一个2^{×b位DRAM芯片的存储阵列是r行×c列,则说明该芯片容量为2n×b位且2n=r×c，芯片内的地址位数为n,其中行地址位数为log₂r，列地址位数为log₂c芯片中共有b个位平面,芯片的地址引脚数为MAX((log₂r，log₂c)),数据引脚数为b。n位地址中高位部分为行地址,低位部分为列地址。}

^{为提高DRAM芯片的性价比,通常设置的r和c满足r≤c且|r-c|最小。请说出以下几种DRA芯片的地址引脚数和数据引脚数。}(1)256K×1位。(2)16M×8位。(3)32M×4位。

若一个2^{×b位DRAM芯片的存储阵列是r行×c列,则说明该芯片容量为2n×b位且2n=r×c，芯片内的地址位数为n,其中行地址位数为log₂r，列地址位数为log₂c芯片中共有b个位平面,芯片的地址引脚数为MAX((log₂r，log₂c)),数据引脚数为b。n位地址中高位部分为行地址,低位部分为列地址。}

^{为提高DRAM芯片的性价比,通常设置的r和c满足r≤c且|r-c|最小。请说出以下几种DRA芯片的地址引脚数和数据引脚数。}(1)256K×1位。(2)16M×8位。(3)32M×4位。

假定某同步总线在一个总线时钟周期内传送一个4字节的数据,总线时钟频率为33MHz,则总线带宽是多少?如果总线宽度改为64位,一个时钟周期能传送两次数据,总线时钟频率为66MHz,则总线带宽为多少?提高了多少倍?

假设计算机M的指令集中包含A、B、C三类指令其CPI分别为1、2、4某个程序P在M上被编译成两个不同的目标代码序列P1和P2,P1含A、B、C三类指令的条数分别为8、2、2,P2所含A、B、C三类指令的条数分别为2、3

请问:哪个代码序列指令条数少?哪个执行速度快?它们的CPI分别是多少?

指令集体系结构规定的内容是什么?

原码表示有哪些优点和缺点?

传送指令有哪些?

输出设备的功能是什么?

根据工艺的不同,半导体只读存储器可以分为哪几类?

编址方式

过程式程序设计语言提供的控制结构有哪些?