某时序逻辑电路由主从型JK触发器构成，其状态转换真值表如题38表所示，画出该路的状态转换图和工作波形。

试用1片集成4位同步二进制计数器74LS161和1个与非门电路设计一个六进制计数器(采用反馈置零法)，假设计数器从Q3Q2Q1Q0=0000状态开始计数。已知74LS161的功能表如题42表所示。

要求：(1)写出反馈置零函数式;

(2)在题42原理图中完成相应的逻辑电路图的连接。

放大电路如题40图所示，图中各电容足够大，对输入信号可视为短路，已知r_be=2.3KΩ，β=80。

要求：(1)画出微变等效电路;

(2)计算电压增益的值;

(3)计算输入电阻R_i的值。

试用与非门设计一个A、B、C三个人表决电路。当表决某项提议时，多数人(两人或三人)同意，提议通过，但C具有优先否决权。(设某人同意为1，否则为0;用F表示表决结果，表决通过为1，否则为0)

要求：(1)列出真值表;

(2)写出逻辑表达式并化简;

(3)用与非门画出相应逻辑电路。

电路如题39图所示，已知R₁=1Ω，R₂=2Ω，R₃=3Ω，R₄=Ω，U_s=4V，I_s=5A。

要求：(1)试用叠加定理计算电压U₁的值;

(2)计算电阻R₁消耗的功率。

如题37图所示，74LS138是3-8译码器。要求：写出输出F的逻辑表达式，列出真值表，并分析其功能。

某时序逻辑电路由主从型JK触发器构成，其状态转换真值表如题38表所示，画出该路的状态转换图和工作波形。

题36图所示组合逻辑电路，写出F₁~F₅的逻辑表达式。

用卡诺图化简下列函数，并写出最简与或表达式。

F(A，B，C，D)=∑(7，13，14，15)

桥式整流滤波电路如题33图所示，已知在电容C足够大时，输出电压平均值U_O(AV)=24V;当负载R_L=1KΩ，电源频率为50Hz时，试求：

(1)变压器次级电压有效值U2;

(2)整流二极管承受的最高反向电压U_RM;

(3)每个二极管电流平均值I_D(AV);

(4)滤波电容C的容量。

题32图所示电路中的运放为理想运放。

要求：(1)u_o1与u_i1的关系式;

(2)u_o与u_i1、u_i2的关系式。