简述多重中断系统中CPU响应中断的步骤。

设有计算机的CPU数据通路及其与存储器的连接结构如下图所示，其中，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器，SP为堆栈指针，C和D为暂存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器。

试写出指令ADD R3，(R1)的执行流程。指令功能为加法操作，其中R3为采用寄存器寻址目的操作数，(R1)为采用寄存器间接寻址的源操作数。

用8K×8位/片的存储芯片构成32KB存储器，地址线为A₁₅(高)～A₀(低)。

(1)需要几片这种存储芯片?

(2)32KB存储器共需要几位地址?是哪几位地址线?

(3)加至各芯片的地址线有几位?是哪几位地址线?

(4)用于产生片选信号的地址线是哪几位(译码法)?

试画出二进制数据序列10110的NRZ1、PM和FM的波形图。

用Booth算法计算3×(-5)的4位补码乘法运算，要求写出其运算过程。

简述同步总线的定时方式。

简述多重中断系统中CPU响应中断的步骤。

指令ADD R2，(2000)中包含了哪几种寻址方式?

简述该指令的操作数的形成过程与功能。其中，源寻址为(2000)，目的寻址为R2。

简述CPU通过高速缓存Cache对主存的数据存取过程。

简述微程序控制的基本思想。

微地址寄存器