假设某个频繁使用的程序P在机器M1上运行需要20s,M1的时钟频率为1GH设计人员想开发一台与M1具有相同ISA的新机器M2。采用新技术可使M2的时钟频率增加,但同时也会使CPI增加。假定P在M2上执行时的时钟周期数是在M1上的2倍,则M2的时钟频率至少达到多少才能使程序P在M2上的运行时间缩短为4s?

某计算机主存地址空间大小8MB,按字节编址主存与 Cache之间采用直接映射方式,块大小为1K字节。 Cache数据区大小为32KB

(1)该 Cache共有多少行?

(2)主存地址需多少位?如何划分?要求说明每个字段的含义、位数和在主存地址中的位置。

将十进制数120转换为IEEE754的单精度(32位)浮点数格式,要求最后格式用十六进制数表示。注:IEEE754单精度浮点数的计数公式为

假定某同步总线在一个总线时钟周期内传送一个8字节的数据,总线时钟频率为50MHZ,则总线带宽是多少?如果总线宽度改为128位,一个时钟周期能传送两次数据,总线时钟频率为100MHZ,则总线带宽是多少?

某计算机字长16位,采用16位定长指令格式,部分数据通路结构如图所示假设MR的输出一直处于使能状态。

(1)逻辑指令“SUBR1,(R2)”在执行阶段需要多少个节拍?该指令功能为:M[R[R1]]?R[R1]-M[R[R2]]。 

(2)写出执行阶段每个节拍的功能和有效控制信号。

假设某个频繁使用的程序P在机器M1上运行需要20s,M1的时钟频率为1GH设计人员想开发一台与M1具有相同ISA的新机器M2。采用新技术可使M2的时钟频率增加,但同时也会使CPI增加。假定P在M2上执行时的时钟周期数是在M1上的2倍,则M2的时钟频率至少达到多少才能使程序P在M2上的运行时间缩短为4s?

SRAM芯片和DRAM芯片各有哪些特点?各自用在哪些场合?

一条指令中应该显式或隐式地给出哪些信息?

通常一条指令的执行要经过哪些步骤?每条指令的执行步骤都一样吗?

寄存器间接寻址

指令译码器(ID)